芯片設(shè)計仿真實驗室為芯片研發(fā)設(shè)計人員提供IC設(shè)計與驗證平臺，主要配備有硬件加速器ZeBu S4、原型驗證設(shè)備HAPS-80以及系統(tǒng)級硬件仿真加速平臺Palladium Z1。從最初的架構(gòu)分析，到模塊模組、芯片和系統(tǒng)集成，再到軟件開發(fā)、系統(tǒng)驗證、硬軟件協(xié)同等全部階段都可以通過實驗室來進行設(shè)計和驗證。實驗室集成了硬件加速、仿真、仿真加速以及單一環(huán)境仿真功能，擁有迅速的靈活編譯、高效的分配、快速的運行時間以及全方位的調(diào)試能力，實現(xiàn)快速全面地對芯片設(shè)計進行驗證，從而提高設(shè)計質(zhì)量、加速推進流片、節(jié)省開發(fā)周期時間、節(jié)約研發(fā)成本。
ZeBu Server4 驗證仿真能力可達4.5億門
HAPS-80 邏輯規(guī)模覆蓋2600萬門-16億萬門
Palladium Z1 驗證仿真能力最高可達 3.84億門
主要流程及模塊對應(yīng)工具（下圖）：
a．Z1硬件仿真加速平臺：
Palladium Z1基于處理器架構(gòu)的計算引擎和 Verification Xccelerator Emulator (VXE) 軟件可將編譯速度提高 2 倍，更高的性能驗證，并能靈活的支持新的使用模式。Virtual Verification Machine (VVM) 支持交互式離線調(diào)試，Cadence Xcelium 仿真器支持hot-swap從軟仿真切換到硬仿加速，無需重新編譯,通過快速、自動、智能的編譯器實現(xiàn)快速環(huán)境搭建。 Z1相關(guān)其他性能特征如下：借助全面的 Cadence SpeedBridge Adapter、 Target pod、以及 Accelerated Verification IP，實現(xiàn)快速的系統(tǒng)級環(huán)境搭建；借助 Cadence Joules RTL Power Solution ，可實現(xiàn)動態(tài)功耗分析和驗證；支持針對USB 和 PCI Express的預(yù)認證和配置的 Emulation Development Kit (EDK) 產(chǎn)品組合，實現(xiàn)快速驅(qū)動程序開發(fā)和設(shè)計驗證； 支持覆蓋率和metric-driven的驗證；提供hybrid環(huán)境，可對設(shè)計和嵌入式仿真平臺進行早期的硬件/軟件驗證，以實現(xiàn)全面的驗證和重用方法；通過 Cadence Stratus High-Level Synthesis (HLS) 提供高級別綜合，使您可以將高級別抽象模型集成到系統(tǒng)驗證環(huán)境；通過面向 SoC 的 Cadence Perspec System Verifier 支持基于案例的驗證，從而減少復(fù)雜的由覆蓋范圍驅(qū)動的系統(tǒng)級測試開發(fā)時間結(jié)合平臺的任務(wù)和建設(shè)目標，目前我們配置了驗證仿真能力最高可達3.84億門的Palladium Z1設(shè)備。 |  Palladium Z1 XL |
b．ZeBu硬件加速平臺：
能夠進行驗證加速及軟硬件系統(tǒng)驗證測試，是業(yè)界領(lǐng)先的虛擬接口和混合平臺，擁有超高穩(wěn)定性，能夠提供高性能解決方案。ZebuS4作為大容量(12億門到96億門)、速度快的硬件加速器，可以在用于自動駕駛、5G、網(wǎng)絡(luò)、人工智能、數(shù)據(jù)中心等領(lǐng)域的SOC上有用武之地。
| Zebu能夠進行SOC設(shè)計驗證，并且可以在SOC上快速開發(fā)和驗證軟件。Zebu S4編譯快速，用戶可以快速地迭代。同時Zebu S4有強大的錯誤定位能力，幫助用戶快速定位硬件與軟件的問題。Zebu提供了功耗分析的能力。傳統(tǒng)上ASIC工程師通過仿真獲得功耗數(shù)據(jù)，但是很難運行真實應(yīng)用，另一方面門級仿真很慢，所以這一方法不僅不準而且費時。在Zebu上運行真實應(yīng)用獲取功耗數(shù)據(jù)，準確率在同一時鐘頻率下接近芯片測試結(jié)果，而耗時不多，大大方便了功耗評估和功耗優(yōu)化。Zebu S4對芯片的仿真可以大大加速，可以發(fā)現(xiàn)仿真中難以發(fā)現(xiàn)的問題。平臺配備的Zebu S4驗證仿真能力可達4.5億門。 |  ZeBu Server 4 |
c．HAPS FPGA原型平臺：
能夠讓芯片在流片前使用平臺來展現(xiàn)和驗證系統(tǒng)的軟硬件可行性。HAPS 80的模組擴展能力強：邏輯規(guī)模覆蓋了2600萬門到16億萬門這個區(qū)間，可以驗證各種大小的ASIC?？梢则炞C單個IP，處理器子系統(tǒng)，也可以驗證整個片上系統(tǒng)。平臺可以配置單片F(xiàn)PGA，也可以配置多片F(xiàn)PGA。HAPS軟件工具幫助客戶對大的設(shè)計進行分割，放到多塊FPGA上。HAPS軟件工具方便了從模塊IP的原型驗證到系統(tǒng)集成驗證的遷移，可以縮短這個過程2到3個月。單片F(xiàn)PGA上可以抓取1000個信號，大大方便了錯誤定位。HAPS與工作站可以連接，從而從仿真環(huán)境遷移到原型驗證環(huán)境，可以集成systemC/TLM。
| ● 加速軟硬件的聯(lián)合驗證 ● 支持超大的設(shè)計規(guī)模 ● 提供便利的軟件和硬件層面的調(diào)試手段 ● 非常完備的子卡生態(tài)系統(tǒng) |  HAPS-80 |
滬公網(wǎng)安備 31011002003093號