隨著超大規(guī)模集成電路設(shè)計、制造技術(shù)的發(fā)展，集成電路設(shè)計步入片上系統(tǒng)/單芯片時代，設(shè)計變得日益復(fù)雜，為了縮短開發(fā)周期加快產(chǎn)品上市，以IP核復(fù)用、軟硬件協(xié)同設(shè)計和超深亞微米/納米級設(shè)計為技術(shù)支撐的SoC，已成為當(dāng)今超大規(guī)模集成電路的主流，當(dāng)前國際上90%以上的SoC都是采用以IP核為主而進(jìn)行設(shè)計的，IP在集成電路設(shè)計與開發(fā)工作中已是不可或缺的要素。
| ● | 軟核，獨立于制造工藝的寄存器傳輸級（RTL）代碼，經(jīng)過行為級的功能驗證和優(yōu)化，使用時具有相當(dāng)?shù)撵`活度。 |
| ● | 硬核，通過系統(tǒng)設(shè)計驗證、物理版圖設(shè)計驗證和工藝制造獲得的半成品或者產(chǎn)品。其優(yōu)點是確保電路性能達(dá)到設(shè)計目標(biāo)，提交形式是芯片制造掩模版結(jié)構(gòu)的全部版圖和詳細(xì)系統(tǒng)的全套工藝相關(guān)文件。 |
| ● | 固核，以邏輯門級網(wǎng)表（gate-level netlist）的形式提交。固核可由需求方完成最終布線設(shè)計，因此核的端口位置、核的形狀和大小都可以調(diào)整，比硬核更具有靈活度。 |
新氦類腦智能通過多年研發(fā)，已初步研發(fā)成功了在類腦芯片中具有可復(fù)用的特定功能電路模塊，目前已積累一定數(shù)量具有標(biāo)準(zhǔn)性并可授權(quán)（交易性）的IP核。以上IP核部分已通過產(chǎn)業(yè)化驗證，IP電路模塊可被芯片設(shè)計工程師直接植入使用。同時新氦類腦也具備經(jīng)驗豐富的IP核研發(fā)團隊，可協(xié)助客戶定制化開發(fā)設(shè)計特殊要求的IP核。
滬公網(wǎng)安備 31011002003093號